本站原创这篇电子技术基础论文范文属于论文前言免费优秀学术论文范文,电子技术基础相关毕业论文格式范文,与基于FPGA的波形产生器设计与相关毕业论文前言。适合电子技术基础及相位及波形方面的的大学硕士和本科毕业论文以及电子技术基础相关开题报告范文和职称论文写作参考文献资料下载。
摘 要 任意波形发生器的实现方案主要有程序控制输出,DMA输出,可变始终计数器寻址和直接数字频率合成等多种方式.我们使用直接频率合成方式,其基本结构主要由相位累加器、波形ROM、DA转换器、低通滤波器和可编程放大器五个部分组成,其中,相位累加器、波形ROM 在Quartus 软件中用verilog语言编程实现.相位累加器由一个N位的加法器和一个N位的寄存器构成,通过把一个时钟累加结果反馈回加法器输入端而实现累加功能.波形ROM中保存着实现输入的正弦波数据,正弦波数据可由MATLAB软件生成,工作时由相位累加器的输出结果作为其输入控制波形数据的输出.通过D/A转换器将数字量转换成模拟量,再经过低通滤波器就可以得到等幅输出的正弦波,最后利用可编程放大器控制其幅值变化.最后进行性能分析.
关 键 词 波形发生器 FPGA Quartus ROM
中图分类号：TN919-34 文献标识码：A
0前言
波形发生器是能够产生大量的标准信号和用户定义信号,并保证高精度,高稳定度,可重复性和易操作性的电子仪器.函数信号发生器具有连续的信号变换和频率稳定性的特点,广泛应用于自动控制系统,振动激励,通信和仪器仪表领域.
1直接频率合成技术的基本结构
直接频率合成技术又叫DDS, 其主要由相位累加器,波形ROM,D/A转换器,低通滤波器组成.其结构框图如下图所示：
DDS的核心部分就是相位累加器,相位累加器由一个N位加法器和N 位寄存器构成,通过把上一个时钟的累加结果反馈回加法器的输入端实现累加功能.在Quartus 中先用verilog 编程实现底层设计,再进行生成.这里的N是相位累加器的字长,K叫做频率控制字.每经过一个时钟周期,相位累加器的值递增K.
比如,当DDS相位累加器采用32位字长,时钟频率为30MHZ时,它的输出频率间隔可以达到：
fc等于/2N等于30*106/232 ≈10mHz
可见,DDS基于累加器相位控制方式给它带来了微步进的优势.
波形ROM如下图所示：
ROM中的波形数据我们在MATLAB 软件中,通过编程生成,然后再利用Quartus 导入到FPGA的ROM中.
当 ROM 地址线上的地址（相位）改变时,数据线上输出相应的量化值（幅度量化序列）.因为波形ROM的存储容量有限,相位累加器的字长一般不等于ROM地址线的位数,因此在这个过程当中也又会引入相位截断误差.
D/A 转换器将波形ROM输出的幅度量化序列转化成对应的电平输出,将数字信号转换成模拟信号.
经过D/A输出的信号都为正信号,即信号都在X轴的上方,并不是真正的正弦波信号,需要经过的隔直滤波器滤去其中的直流分量,才能使信号有正有负,在这里,我们直接串联一个10uF的电容来实现.但是此时的信号仍然是一些阶梯信号,信号并不规整,所以我们需要在后面加一个低通滤波器.然后在经过一个程控放大器,编程实现不同的放大倍数,从而得到频率可变,相位可变,幅值可变的波形发生器.
2.DDS的性能分析
直接数字频率合成技术在性能方面,有着以下优点：
（1）所输出频率的范围广.所输出的波形的频率可从fc/2N到 0.4fc.fc为输入时钟频率.随着技术的不断发展,一些DDS专用芯片的最大输出频率已经可以达到几百兆赫兹.
（2）频率转换时间快,可小于100ns.同时,频率转换时相位是相对连续的.
（3）所产生的波形频率稳定度高.