本站原创本文是一篇参考文献论文范文,参考文献方面自考毕业论文开题报告,关于基于DDS的频综电路系统的相关硕士毕业论文范文。适合参考文献及软件设计及频率方面的的大学硕士和本科毕业论文以及参考文献相关开题报告范文和职称论文写作参考文献资料下载。
摘 要：频综电路系统是雷达以及通信系统的关键部件之一,该论文论述了高频率稳定度、低杂散、低相噪频综的设计过程,设计和研制出了基于FPGA和高性能DDS芯片AD9910的频综电路系统.对频综电路系统的原理进行了详细的阐述,给出了主要的硬件选择,它采用美国模拟器件公司（AD公司）的芯片AD9910,从DDS芯片的输出,经低通滤波得到正弦信号,并用FPGA对其控制,对该信号进行调频,然后通过倍频放大对信号进行完善.并对其进行了系统性能测试,证明达到了预期性能指标要求.
关 键 词：频综电路系统DDSAD9910
中图分类号：TN741文献标识码：A文章编号：1672-3791（2014）09（c）-0088-01
1频综电路的设计
利用FPGA和DSP、AD9910等硬件电路研究3～5GHz频综电路系统的要求：
（1）参考频率源为100MHz；（2）频率稳定度为0.5PPM；（3）输出频率为3～5GHz；（4）输出功率优于0dBM.
利用DDS激励倍频器的频综电路系统实现100MHz恒温晶振,100MHz恒温晶振为AD9910提供基准频率,经AD9910内部锁相环提供1GHz的时钟频率.由FPGA对AD9910写控制字,可产生高达330MHz的正弦信号,该信号再通过滤波、放大、倍频等处理被变换到3.9GHz,达到设计要求.
2系统硬件电路设计
2.1AD9910的介绍
AD9910是ADI公司推出的一款单片DDS器件,在外接时钟频率为1GHz,其输出频率不应大于系统时钟频率的40%,即模拟输出频率高达400MHz.
AD9910支持4种模式,本设计采用FPGA芯片SPARTAN-6通过串行方式对AD9910写控制字设置系统参数,改变其工作状态.
2.2时钟设计
高稳定的l00MHz晶振产生的时钟信号通过REF_CLK引脚输入到AD99l0,经过AD9910内部的锁相环10倍频后生成1G的采样时钟.
2.3滤波、放大、倍频电路
倍频器是以非线性器件为理论基础的,电流通过非线性器件可以产生除基波以外的高次谐波.DDS输出330MHz,不能满足设计要求DDS输出信号经MAR-8+放大之后,由RKK-4-23+进行四倍频,由HFCN1080+滤除低次谐波,再经一级放大,由LFCN1325+滤除高次谐波.将此信号经AMK-3-452+三倍频得到点频3.9GHz信号.
3软件设计
FPGA是整个系统的主要控制部分,以1GHz为时钟频率,输出频率为330MHz情况下的控制字是547AE128.
AD9910可以通过设置不同的寄存器参数,可以实现不同功能,寄存器特性如表1所示.
4波形仿真及结果
用频谱分析仪测试频率源的性能,实验和应用结果表明,信号输出频率为3.9GHz时,功率为1.67dBm,频率在10kHz时的相位噪声为-48dBc/Hz.由于DDS原理,会产生一些带外杂散.（如图1、图2）
5结论
该论文论述了基于AD9910的频综电路系统的研制过程,采用频率稳定度为0.05PPM的100MHz恒温晶体振荡器为基准源,研制出了基于AD9910的高频率、稳定度高、低相噪频综电路系统.进行了系统建模、电路仿真与性能测试等实验研究,证明了理论研究的正确性.但缺点是系统成本、复杂性较高.研究成果可以较容易的扩展到其它频段频率源的研制.